集成触发器有哪些,集成jk触发器功能测试

继续分享电工学基础第197期，主从型J-K触发器总结。由上期内容可知，主从型触发器在CP=1时，把输出信号暂存在主触发器中，为从触发器翻转或保持原态做好准备到CP=0时，存储的信号起作用，或者触发从触发器使之翻转，或者使之保持原状态，此外，主从型触发器具有在在时钟脉冲后延触发的特点，后延触发在逻辑符号中在CP输入端靠近方框处用一个小圆圈表示。

这种触发器不会空翻。因为CP=1期间，从触发器的状态不会改变而等到CP=0时，从触发器或翻转或保持原态，但主触发器的状态也不会改变。图13-34所示的主从型J-K触发器由九个与非门构成，实际上常作成单J-K或双J-K集成触发器。例如图13-36就是T138单J-K集成触发器的外引线排列图。

单稳态触发器也由两个反相器构成(图3a)。与图1的双稳态触发器相比，由晶体管T2组成的反相器2完全相同,但由晶体管T1组成的反相器1中,用电容器C代替电阻器R11，且R12接向Ec。另外，在T1管的b1点接有由D1、R1及C1组成的引导电路,ui即外加触发信号。触发器的状态电压由c1及c2点输出。图3b的波形表明单稳态触发器的工作过程。

触发器处于稳定状态。由于b1点通过R12接向电压Ec，T1导通,T2截止。c1点的电压uc1为低电位,c2点电压u为高电位,电容器C被充电。在tt1瞬间,u到来,通过微分电路R1C1使D1导通,b1呈低电位，T1由导通变为截止,uc1上升为高电位；T2导通，uc2下降为低电位。这时,电容器C通过T2放电形成暂时稳定状态(t1～t2期间)，称为暂稳态。

这里涉及到触发器的原理,触发器分为rs基本触发器和边缘触发器,而边缘触发器又可以分为上升沿触发和下降沿触发.之所以有边沿触发是为了防止普通触发器在一个周期内发生翻转而设计的.上升沿触发是在每个周期的上升沿处才有机会发生信号翻转或者保持,周期内的其它地方都是不便的.下降沿触发也是一样的.选择边沿触发是为了使得波形稳定,因为它只能在边沿处才发生改变。

如输入端有一个圈，则表示用低电平驱动，当SD或RD端有驱动信号时，触发器的状态不受时钟脉冲与控制输入端所处状态的影响。第二种是时钟输入端，用CP表示，在SD----RD1情况下，只有CP脉冲作用时才能使触发器状态更新，如CP输入端没有小圈，表示在CP脉冲上升沿时触发器状态更新，如CP输入端有小圈，则表示在CP脉冲下升沿时触发器状态更新。