,fpga各个模块的原理图如何

损失1W加呀！一块FPGA的板子，没有达成合作，又是一大损失呀，谈到最后才知道，客户只能提供一个PDF电子档的原理图，而且原理图的正确性客户也不太清楚，原理图封装和PCB封装都没有，本来想接的，但是最近实在太忙了，而且客户对进度也比较赶，只好放弃了，白白流失了。客户是做汽车方面的，应该是想做一个模块在汽车上面使用的，具体做什么的也不好问，聊了半天，本来费用都谈好了，奈何客户什么都不能提供，我这边最近确实抽不出时间来从头到尾做。

第三个问题，对某一个固定型号的FPGA，配置文件的大小是固定的，在器件的数据手册里都可以查到。不管这些资源你有没有用到，都需要进行配置的。第一个问题：二者不一样，不是一回事。SRAM型fpga是指，片内的逻辑资源是跟SRAM类似结构的，配置过程就像写ram一样，掉电后消失，结构比SRAM复杂的多，所以每次上电都需要重配置。

至于BLOCKram是指FPGA内部嵌入有SRAM，用于存储数据的，就跟CPU的Cache一样的。SRAM型FPGA的逻辑单元也可以用来做数据存储，速度快，布线效果更好，但是逻辑单元相当复杂远远超过了SRAM，成本非常高，所以FPGA才专门加入专用于数据缓存的SRAM块。第二个问题：可以这样看认为，查找表是基本结构，FPGA内部没有存程序的SRAM，配置过程就是在配置逻辑单元。

这个很简单，假定我们需要的方波占空比为50%，要产生方波输出，肯定是需要一个时钟信号。产生思路：对时钟进行周期计数，计数器的最大值由时钟频率和输出方波频率决定。不妨设计数器的最大值为6，则根据计数器的值就可以产生出三相差120度的方波第一路输出信号在计数器值为0时变为高电平，在计数器值为3时变为低电平第二路输出信号在计数器值为2时变为高电平，在计数器值为5时变为低电平第三路输出信号在计数器值为1时变为低电平，在计数器值为4时变为高电平如此就可以实现，具体参数可以根据实际情况来确定，建议使用VHDL/Verilog编写程序。

当所选用芯片升级换代后，所有的原理图都要做相应的改动。fpga即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，fpga电子线路设计的原理图输入法的缺点是当所选用芯片升级换代后，所有的原理图都要做相应的改动，在大型设计中，这种方法的可维护性较差，不利于模块构造与重用。